

1 Chipherstellung

1. Oberflächenbeschichtung

Epitaxie, Oxidation oder Abscheideverfahren

2. Fotolithografie

Auftragen von Fotolack, anschliessend belichten (maskieren)

3. Ätzen

Abtragen der Beschichtung




4. Dotieren

Anschluss der Schicht erstellen. p-Dotierung (Al/Bor), n-Dotierung (P, Arsen)

5. Säubern der Wafer

Herstellbare Komponenten

- aktiv: Dioden, Transistoren
- passiv: Kapazitäten, Widerstand, Spulen (nur planar)



2 Passive Bauelemente

2.1 Kapazität

$$C = \epsilon \frac{A}{d} = \epsilon \cdot \frac{W \cdot L}{d} = C'' \cdot A$$

$$C'' = \frac{\epsilon}{d} = \frac{\epsilon_0 \cdot \epsilon_r}{d}$$

$[C]$ = Kapazität = F

$[C'']$ = Kapazität/Fläche = F/m²

$[\epsilon_0]$ = Permeabilität = 8.854 · 10⁻¹² F/m

$[d]$ = Plattenabstand = m

Poly-Poly Kap.: $C'' \approx 1 \text{ fF}/\mu\text{m}^2$

MOS Kap.: $C'' \approx 15 \text{ fF}/\mu\text{m}^2$

MIM Kap. (MetalIsolatorMetal): $C'' \approx 1 \text{ fF}/\mu\text{m}^2$

Siliziumdioxid: $\epsilon_r = 3.9$

Die Länge und Breite sind veränderbar. Auch die Materialkonstante ist veränderbar, dies führt jedoch zu höheren Kosten. Je tiefer die Materialkonstante ist, desto weniger Parasitäreigenschaften treten auf.

2.2 Widerstände

$$R = \rho \cdot \frac{L}{A} = R_{\square} \cdot \frac{L}{W}$$





Nur die Länge und Breite sind veränderbar.

Absolute Genauigkeit: ±20%, Relative Genauigkeit: ±1%

Metall	$R \approx 0.02 \dots 0.08 \Omega/\square$
Poly(Gate/Interconnect)	$R \approx 10 \Omega/\square$
Poly	$R \approx 100 \dots 400 \Omega/\square$
N-Diffusion	$R \approx 100 \Omega/\square$
P-Diffusion	$R \approx 150 \Omega/\square$
N-Well	$R \approx 400 \Omega/\square$
P-Well	$R \approx 1600 \Omega/\square$

3 MOS-Transistoren

3.1 Kennlinien




Gesättigt, Stromquellen-Betrieb:

Gerade horizontal, dann ist $r_{DS} = \infty$ (idealer Transistor). Anstieg der Gerade entspricht Ausgangsleitwert g_0 bzw. Ausgangswiderstand r_{DS} .

Ungesättigt, Widerstandsbetrieb:

Je steiler die Gerade, desto kleiner r_{DS} .

Ausgangsstrombereich	Mathematische Charakterisierung	Zugrundeliegender physikalischer Effekt
0 Leckstrombereich (LECK)	I_D erreicht Minimalwert, der nicht weiter unterschritten werden kann	Drain-Substratdiode und Source-Substratdiode haben Leckströme im Substrat
1 Exponentieller Bereich (EXP)	I_D steigt exponentiell mit V_{GS}	Kanal zeigt schwache Inversion (Beim n-Kanal-Transistor: Ursprünglich p-leitender Kanal ist schwach n-leitend)
2 Schwellen Bereich (MOD)	Keine „handlichen“ Formel für I_D vorhanden	Kanal zeigt moderate Inversion (Kanalzustand liegt zwischen schwacher und starker Inversion)
3 Quadratischer Bereich (QUAD)	I_D steigt quadratisch mit V_{GS}	Kanal zeigt starke Inversion (Beim n-Kanal-Transistor: Ursprünglich p-leitender Kanal wirkt stark n-leitend)
4 Linearer Bereich (LIN)	I_D steigt annähernd linear mit V_{GS} (halb QUAD, halb LIN)	Geschwindigkeitsänderung der Ladungsträger im Kanal (die Ladungsträger können nicht weiter beschleunigt werden)



Bulk-Anschluss

Wenn der Bulk-Anschluss nicht gezeichnet ist, gilt die Konvention, dass der Bulk des n-Transistors immer mit V_{SS} und der des p-Transistors immer mit V_{DD} verbunden ist. Wenn dies nicht der Fall ist dann steigt/sinkt die Schwellspannung V_T . Siehe Kap. 3.6.

3.2 Bestimmung Arbeitsbereich

- Bestimmung ob in WEAK oder STRONG Inversion?
- Gesättigt/ Ungesättigt? (Für p-kanal gleiche Formel mit Betrag)

Ausgangsstrom (I_D -, V_{GS} -Bereich)	Ausgangsspannungsbereich (V_{DS} -Bereich)	
	Transistor ungesättigt ($ V_{DS} < V_{DS,sat} $)	Transistor gesättigt ($ V_{DS} > V_{DS,sat} $)
n-kanal Transistor		
Weak inversion $V_{DS,sat} \approx 130mV$ $V_{GS} < V_M$; $I_D < \frac{W}{L} I'_M$	$I_D = I_M e^{\frac{V_{GS}-V_M}{n_M V_{temp}}} (1 - e^{\frac{-V_{DS}}{V_{temp}}}) (1 + \lambda V_{DS})$	$I_D = I_M e^{\frac{V_{GS}-V_M}{n_M V_{temp}}} (1 + \lambda V_{DS})$
Strong inversion $V_{DS,sat} = V_{GS} - V_T$ $V_{GS} > V_H$; $I_D > \frac{W}{L} I'_H$	$I_D = B[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}](1 + \lambda V_{DS})$	$I_D = \frac{\mu_{Cox}}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS})$
p-kanal Transistor		
Weak inversion $ V_{DS,sat} \approx 130mV$ $ V_{GS} < V_M $; $ I_D < \frac{W}{L} I'_M $	$I_D = I_M e^{-\frac{V_{GS}-V_M}{n_M V_{temp}}} (1 - e^{\frac{-V_{DS}}{V_{temp}}}) (1 - \lambda V_{DS})$	$I_D = I_M e^{-\frac{V_{GS}-V_M}{n_M V_{temp}}} (1 - \lambda V_{DS})$
Strong inversion $ V_{DS,sat} = V_{GS} - V_T $ $ V_{GS} > V_H $; $ I_D > \frac{W}{L} I'_H $	$I_D = -B[(V_{GS} - V_T)V_{DS} - \frac{V_{DS}^2}{2}](1 - \lambda V_{DS})$	$I_D = -\frac{\mu_{Cox}}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 - \lambda V_{DS})$

Wird die Kanallängenmodulation vernachlässigt, so kann der $(1 + \lambda V_{DS})$ Term weggelassen werden.

3.3 Kleinsignal Ersatzschaltung

DC-Ersatzschaltung (Arbeitspunkt definieren)

- AC-Spannungsquellen durch Kurzschluss ersetzen (AC-Quellen mit DC Offset zu DC-Quellen umzeichnen).
- AC-Stromquellen entfernen (Leerlauf) (AC-Quellen mit DC Strom zu DC-Quellen umzeichnen).
- Induktivitäten durch Kurzschluss ersetzen.
- Kapazitäten entfernen (Leerlauf)

Kleinsignal-Ersatzschaltung (AC)

- DC-Spannungsquellen kurzschliessen
- DC-Stromquellen entfernen (Leerlauf)
- Nicht Lineare Bauteile durch ihre Kleinsignal-ersatzschaltungen ersetzen.
- "Grosse" Kondensatoren kurzschliessen
- "Grosse" Induktivitäten entfernen (Leerlauf)

Widerstandsbetrieb (ungesättigt)	Stromquellenbetrieb (gesättigt, mit Body-Effekt)	Hochfrequenz Ersatzschaltung integrierter MOS-Transistor

3.4 Kleinsignal Parameter

	Transistor ungesättigt (Widerstand)	Transistor gesättigt (Stromquelle)
Weak Inversion EXP-Bereich	$r_{DS0} = \frac{dV_{DS}}{dI_D} _{V_{DS}=0} = \frac{V_{temp}}{I_{D\infty}}$ $g_0 = \frac{dI_D}{dV_{DS}} = \frac{I_{D\infty} - I_D}{V_{temp}}$ g_m wird nicht benötigt	$g_0 = \frac{1}{r_{ds}} = \frac{dI_D}{dV_{DS}} = \frac{I_D}{V_E + V_{DS}} = \frac{I_D}{\frac{1}{\lambda} + V_{DS}}$ $g_m = \frac{dI_D}{dV_{GS}} = \frac{I_D}{n_M V_{temp}}$
Strong Inversion QUAD-Bereich	$r_{DS0} = \frac{dV_{DS}}{dI_D} _{V_{DS}=0} = \frac{1}{\mu C_{ox} \cdot \frac{W}{L} (V_{GS} - V_T)}$ $g_0 = \frac{dI_D}{dV_{DS}} = \mu C_{ox} \cdot \frac{W}{L} (V_{GS} - V_T - V_{DS})$ g_m wird nicht benötigt g_{mb} wird nicht benötigt	$g_0 = \frac{1}{r_{DS}} = \frac{dI_D}{dV_{DS}} = \frac{I_D}{V_E + V_{DS}} = \frac{I_D}{\frac{1}{\lambda} + V_{DS}}$ $g_m = \frac{dI_D}{dV_{GS}} = \mu C_{ox} \cdot \frac{W}{L} (V_{GS} - V_T) = \sqrt{2\mu C_{ox} \frac{W}{L} I_D}$ $g_{mb} = \frac{dI_D}{dV_{SB}} = -g_m (n_M - 1)$ mit $n_M = 1 + \frac{\gamma}{2\sqrt{V_{SB} + \Phi_0}} \approx 1.5 - 1.8$ (bei $V_{SB} = 0$)

Dieselben Formel gelten auch für p-kanal Transistoren, wenn mit Beträgen gerechnet wird!

3.5 Parameter

$V_{DS,sat}$	Sättigungsspannung	Im EXP-Bereich: $V_{DS,sat} = -5V_{temp}$ Im QUAD-Bereich: $V_{DS,sat} = V_{GS} - V_T$
V_T	Schwellenspannung	Typisch 0.6V beim n-Kanal, resp. -0.6V beim p-Kanal. V_T ist stark von der Source-Bulk Spannung abhängig (Body-Effekt): $V_T = V_{T0} \pm \Delta V_T$ mit $\Delta V_T = \gamma(\sqrt{V_{SB}} \pm 2\Phi_F - \sqrt{2\Phi_F})$ $\Phi_0 = 2\Phi_F$ (+ für n-Kanal, - für p-Kanal) $\gamma_N \approx 0.6V\sqrt{V}$ bzw. $\gamma_P \approx 0\sqrt{V}$ ($\sqrt{V}$ ist die Einheit von γ) Handrechnung: $\gamma \approx \gamma_N \approx \gamma_P \approx 0.6\sqrt{V}$
Φ_t	Temperaturspannung	$\Phi_t = V_{temp} = k \cdot T / e = 86.2\mu V / (KT)$ somit ist $\Phi_t = 25.9mV$ bei $T = 300$ K bzw. $27^\circ C$, $e = 1.6 \cdot 10^{-19} C$
I_M	Drainstrom	Drainstrom an der Grenze zwischen schwacher und moderater Inversion. $I_M = \frac{W}{L} \cdot I'_M$ I'_M ist der spezifische Drainstrom an der Grenze.
n_M	Unterschwellen-Neigungsfaktor	Der Faktor n_M ist von der Source-Bulk Spannung V_{SB} abhängig: $n_M = 1 + \frac{\gamma}{2\sqrt{V_{SB} + \Phi_0}}$ mit $\Phi_0 = 2\Phi_F \approx 0.6V$. Für $V_{SB} = 0V$ erhalten wir $n_M = 1.39$. Häufig wird ein Wert von $n_M \approx 1.5$ angegeben
a_E	Early-Faktor	(gemäss Technologieparametern)
V_E	Early-Spannung	$V_E \approx a_E \cdot L$ V_E ist immer positiv
λ	Kanallängen-Modulationsfaktor	inverser Wert der Early-Spannung $\lambda = \frac{1}{V_E + V_{DS,sat}} \approx \frac{1}{V_E} \approx \frac{1}{a_E \cdot L}$ Bei der Handrechnung wird der MOS-Transistor meistens mit $\lambda = 0$ idealisiert
$\beta, B, \mu C_{ox}$	Transkonduktanz	Steilheit, Verstärkungsfaktor. Dieser Faktor ist im gesättigten (β) und ungesättigten Bereich (B) grundsätzlich verschieden. Es gilt: $\beta = \frac{W}{L} \beta_0$ bzw. $B = \frac{W}{L} B_0$; $B_0 \approx \beta_0 = \mu C_{ox}''$
g_m	Transkonduktanz	Steilheit oder Gate-Steilheit. Beschreibt den Zusammenhang zwischen I_{DS} und V_{GS} . Mass für die Verstärkung. (Siehe Tabelle Kleinsignalparameter)
g_{mb}	Body-Transkonduktanz	Beschreibt die Wirkung des Body-Effekts. Nur im gesättigtem Stromquellenbetrieb von Bedeutung.
g_0	Ausgangsleitwert	$g_0 = 1/(r_{DS}) = I_D / (V_E + V_{DS})$
r_{DS}	Ausgangswiderstand	$r_{DS} = \frac{1}{g_0} \approx \frac{\Delta V_{DS}}{\Delta I_D}$ oder $r_{DS} = \frac{V_E + V_{DS}}{I_{D,real}} \approx \frac{V_E}{I_D}$ $V_E, V_{DS}, I_{D,real}$ immer im Betrag!
r_{DS0}	Eingangswiderstand	Kleinstmöglicher Ausgangswiderstand (bei $V_{DS} = 0V$), Widerstandsbetrieb bei $V_{DS} \leq V_{DS,sat}$
r_s	innerer Sourcewiderstand	$r_s = 1/g_m = 1/\sqrt{2\mu C_{ox} I_D}$

4 Verstärker Grundschaltungen

Typ	Source-Schaltung	Gate-Schaltung	Drain-Schaltung
Schaltschema			
Eigenschaft	Invertierender Verstärker	Nichtinvertierender Verstärker	Nichtinvertierender Verstärker
Anwendung	Verstärkung tiefe bis mittlere Frequenzen	Verstärker hohe Frequenzen (HF-Verstärker)	Spannungsfolger/ Impedanzwandler / Leistungstreiber
R_{in}/R_{out}	gross/gross	klein/gross	gross/klein
Verstärkung	$a = \frac{V_{out}}{V_{in}} = -\frac{R_D}{R_S + \frac{1}{g_m} + (R_D + R_S)\frac{g_0}{g_m}}$	$a = \frac{V_{out}}{V_{in}} = \frac{R_D(1 + \frac{g_0}{g_m})}{R_S + \frac{1}{g_m} + (R_D + R_S)\frac{g_0}{g_m}}$	$a = \frac{V_{out}}{V_{in}} = \frac{R_S}{R_S + \frac{1}{g_m} + (R_D + R_S)\frac{g_0}{g_m}}$
Spezialfälle	Bei $1/g_m, R_D \ll 1/g_0$: $a \approx -\frac{R_D}{R_S + \frac{1}{g_m}}$ Bei $R_S = 0$: $a \approx -g_m(R_D r_{DS})$	Bei $1/g_m, R_D \ll 1/g_0$: $a \approx \frac{R_D}{R_S + \frac{1}{g_m}}$ Bei $R_S = 0$: $a \approx g_m(R_D r_{DS})(1 + \frac{g_0}{g_m})$	Bei $R_S, R_D \ll 1/g_0$: $a \approx \frac{R_S}{R_S + \frac{1}{g_m}}$ Idealer Source-Folger: $a \approx 1$ ($1/g_m \ll R_S \ll 1/g_0$)
$g_m = \frac{1}{r_s}$ $g_0 = \frac{1}{r_{DS}} = \frac{I_D}{V_E + V_{DS}} \approx \frac{I_D}{V_E}$ (Näherung für $V_E \gg V_{DS}$) $V_E = a_E \cdot L$ ($V_E = 5V \dots 100V$, Kanallängenabh.)			

Innenwiderstände

Source	Gate	Drain
Näherung für $1/g_0 \gg R_D$ $r_{iS} \approx r_s r_{DS} = \frac{1}{g_m + g_0}$ Näherung für $R_S = 0$ $r_{iS} \approx r_s = \frac{1}{g_m}$	$r_{iG} \rightarrow \infty$ $r_{iG} = 100M\Omega \dots 10G\Omega$	Näherung für $1/g_0 \gg R_D$ $r_{iD} \approx r_{DS}(1 + \frac{R_S}{r_s}) = \frac{1}{g_0}(1 + g_m R_S)$ Näherung für $g_m, 1/R_D \gg g_0$ $r_{iD} \approx r_{DS} = \frac{1}{g_0}$

5 MOS-Diode

Reale Diode:		MOS-Diode:			
Symbol	Kennlinie	N-MOS Diode	P-MOS Diode	Kennlinie	KS-Ersatzschaltung

Arbeitspunktstrom einer MOS-Diode mit Widerstandslast R_D	$I_D = \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) = \frac{V^+ - V_{GS}}{R_D}$
V_{DS} einer MOS-Diode bei gegebenem Strom	$V_{DS} = V_T + \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L} (1 + \lambda V_{DS})}} \approx V_T + \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L}}}$
Innenwiderstand der MOS-Diode	$r_{DM} = \frac{V_{GS}}{I_D} = \frac{1}{g_m + g_0} \approx \frac{1}{g_m}$
Im quadratischen Bereich gilt	$g_m = \mu C_{ox} \frac{W}{L} (V_{GS} - V_T) = \sqrt{2\mu C_{ox} \frac{W}{L} I_D}$

Bei der leitenden MOS-Diode ist der Transistor **immer gesättigt**, weil $V_{DS} > V_{DS,sat} = (V_{GS} - V_T)$ jederzeit erfüllt ist. Auch kann die MOS-Diode in der Strong, Moderate und Weak Inversion tätig sein.

MOS-Dioden als Spannungsteiler

Mit Bodyeffekt	Ohne Bodyeffekt	Mehrfach Spannungsteiler	
$V_{SB1} = 0, V_{SB2} = V_{GS1}$ daher Body-Effekt und $V_{T2} > V_{T1}$	$V_{SB1} = 0, V_{SB2} = 0$ daher kein Body-Effekt. Es gelten die Nominalwerte für V_{T2}, V_{T1}	Lokales Substrat, V_{Ti} für alle gleich $\rightarrow$ gleiche Teilspannungen	Gemeinsames Substrat, unterschiedliche $V_{Ti} \rightarrow$ unterschiedliche Teilspannungen

Verhältnis: $\frac{|V_{GS1}-V_{T1}|}{|V_{GS2}-V_{T2}|} = \sqrt{\frac{\beta_2}{\beta_1}} = \sqrt{\frac{(W/L)_2\beta_2}{(W/L)_1\beta_1}} \rightarrow \left| \frac{V_{GS1}}{V_{GS2}} \right| = \frac{V_{T1} \pm \sqrt{\frac{2I_D}{\beta_1}}}{V_{T2} \pm \sqrt{\frac{2I_D}{\beta_2}}} \quad (\beta = \mu C_{ox} \frac{W}{L})$

6 MOS-Transistor als Stromquelle

Die Drain-Source-Strecke des MOS-Transistors stellt im Sättigungsbereich eine gesteuerte Stromquelle dar, deren Ausgangswiderstand (Innenwiderstand am Drain) relativ hoch ist.


6.2 Sättigungsspannung

6.1 Strom einer MOS Stromquelle

Bei strong Inversion:

$$I_D = \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{GS} - V_T)^2 (1 + \lambda V_{DS}) \approx \frac{\mu C_{ox}}{2} \frac{W}{L} (V_{GS} - V_T)^2 \quad V_{DS} \geq V_{DS,sat} = V_{GS} - V_T = \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L}}}$$

Bei Weak Inversion: $V_{DS} \geq V_{DS,sat} \approx 130mV$



Konfiguration	Ausgangswiderstand r_o	min. Ausgangsspannung $V_{0,min}$
Einfache Quelle mit 1 Transistor	$r_{out} = r_{iD} = r_{DS} = \frac{1}{g_0} = \frac{V_E + V_{DS}}{I_D} \approx \frac{V_E}{I_D}$	$V_0 > V_{0,min} = V_{DS,sat}$
Stromquelle mit Source-Widerstand	$r_{iD} = r_{DS} \left(1 + g_m R_S + \frac{R_S}{r_{DS}} \right) = \frac{1}{g_0} (1 + g_m R_S) + R_S$	$V_0 > V_{0,min} = R_S I_D + V_{DS,sat}$
Stromquelle mit Kaskode	$r_{out} = r_{o2} \approx g_{m2} \cdot r_{DS}^2 = (g_m r_{DS}) r_{DS} = \mu \cdot r_{DS} = \frac{1}{g_{01}} \cdot \frac{g_{m2}}{g_{02}}$	$V_{0,min} = V_{G2} - V_{GS2} + V_{DS2,sat}$ $V_{0,min} = V_{DS1,sat} + V_{DS2,sat}$ (bei $V_{G2} = V_{DS1,sat} + V_{GS2}$)
Stromquelle mit geregelter Kaskode	$r_{out} \approx r_{DS1} \cdot g_{m2} r_{DS2} \cdot g_{m3} r_{DS3} = \frac{1}{g_{01}} \cdot \frac{g_{m2}}{g_{02}} \cdot \frac{g_{m3}}{g_{03}}$	$V_{0,min} = 2V_{DS,sat}$

7 MOS-Stromspiegel

Stromspiegelverhältnis

$$n_m = \frac{I_{out}}{I_{in}} = \left(\frac{W}{L}\right)_2 \left(\frac{W}{L}\right)_1^{-1}$$

Berechnung Ausgangsstrom



$$I_{out} = I_{in} \cdot \left(\frac{W}{L}\right)_2 \left(\frac{W}{L}\right)_1^{-1} \text{ (allgemein)}$$

$$I_{out} = I_{in} \cdot \frac{W_{T2}}{W_{T1}} \text{ (wenn } L_{T2} = L_{T1})$$

Impedanz

Eingangsimpedanz (ideal): $r_{in} = 0\Omega$

Ausgangsimpedanz (ideal): $r_{out} = \infty\Omega$



Stromspiegeltyp	Genauigkeit	r_{out}	V_I	$V_{O,min}$
Widlar-Stromspiegel	+	$= \frac{1}{g_0}$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{ox} \frac{W}{L}}}$	$\approx \sqrt{\frac{2I_0}{\mu C_{ox} \frac{W}{L}}}$
Wilson-Stromspiegel	+	$\approx \frac{1}{g_0} \left(2 + \frac{g_m}{g_0}\right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{ox} \frac{W}{L}}}$	$\approx V_T + 2\sqrt{\frac{2I_0}{\mu C_{ox} \frac{W}{L}}}$
Verbesserter Wilson	++	$\approx \frac{1}{g_0} \left(2 + \frac{g_m}{g_0}\right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{ox} \frac{W}{L}}}$	$\approx V_T + 2\sqrt{\frac{2I_0}{\mu C_{ox} \frac{W}{L}}}$
Kaskode-Stromspiegel	++	$\approx \frac{1}{g_0} \left(2 + \frac{g_m}{g_0}\right)$	$\approx 2V_T + 2\sqrt{\frac{2I_I}{\mu C_{ox} \frac{W}{L}}}$	$\approx V_T + 2\sqrt{\frac{2I_0}{\mu C_{ox} \frac{W}{L}}}$
geregelter Kaskode	++	$\approx \frac{1}{g_0} \left(\frac{g_m}{g_0}\right)^2$	$\approx V_T + \sqrt{\frac{2I_I}{\mu C_{ox} \frac{W}{L}}}$	$\approx 2\sqrt{\frac{2I_0}{\mu C_{ox} \frac{W}{L}}}$

Beeinflussung von Stromspiegelverhältnis mittels hinzufügen von Sourcewidthstand


Strong Inversion: $R_S = \frac{1}{I_{D2}} \left(\sqrt{\frac{2I_{D1}}{\beta_1}} - \sqrt{\frac{2I_{D2}}{\beta_2}} \right) \quad (\beta = \mu C_{ox} \frac{W}{L})$

Weak Inversion: $R_S = \frac{1}{I_{D2}} \cdot n_M \cdot V_{temp} \cdot \ln\left(\frac{I_{D1}}{I_{D2}}\right)$


Serie/Parallelschaltung von Transistoren

Bei der Serieschaltung von k identischen Transistoren mit dem Kanal-Seitenverhältnis (W/L) entsteht eine Schaltung, welche sich wie ein neuer Transistor mit dem Kanal-Seitenverhältnis (W/k·L) verhält.

Bei der Parallelschaltung von n identischen Transistoren mit dem Kanal-Seitenverhältnis (W/L) entsteht quasi ein neuer Transistor mit dem Kanal-Seitenverhältnis (n·W/L).



8 Einstufiger MOS-Verstärker



Verstärkung mit	Verstärkung	Vorteil	Nachteil
Widerstandslast	$a = -\frac{g_m}{\frac{1}{R_D} + g_0}$ $r_{out} = r_{iD} = \frac{1}{g_0}(1 + g_m R_S) + R_S$		
MOS-Dioden Last	$a = -\frac{\frac{g_{m2}}{R_S + \frac{1}{g_{m1}}}}{\frac{g_{m1}}{g_{m2}}} = -\sqrt{\frac{\beta_1}{\beta_2}} \text{ (wenn } R_S = 0)$		Nichtlinear
Stromquellenlast	$a = -\frac{R_D}{R_S + \frac{1}{g_m} + (R_D + R_S) \frac{g_0}{g_m}} = -\frac{g_{m1}}{\frac{1}{r_Q} + g_{01}}$		Frequenzverh.
parallelem Eingang (Push-Pull-Stufe)	$a = -\frac{g_{m_{N1}} + g_{m_{P1}}}{g_{0_{N1}} + g_{0_{P1}}} = -(g_{m_{N1}} + g_{m_{P1}}) \cdot (r_{DS_{N1}} r_{DS_{P1}})$	Grosse Ströme	Frequenzverh.
Stromumlenkung	$a \approx a_i \frac{R_L r_{DS3}}{R_S + r_{s1}}$	Frequenzverh. PSR Aussteuerber.	Zusätzlicher Strom
Widerstandlast	$a \approx -g_{m1} R_D$	r_{out} sehr hoch Frequenzverh.	Aussteuerber.
Gefalteter Kaskode	$a \approx -\frac{g_{m1}}{g_{03}}$	PSR Aussteuerber.	Zwei Strompfade Mehr HW

9 Frequenzverhalten von MOS-Verstärker

9.1 Analyse mittels Open-Circuit Time Constant

Bandbreite Bestimmung des verantwortlichen Pols:

1. Setze alle unabhängigen Quellen = 0 ($V \rightarrow$ Kurzschluss, $I \rightarrow$ Leerlauf)
2. Berechne für alle Kapazitäten die zugehörige Zeitkonstante, wenn alle anderen $C = 0$.
3. Bestimme die Bandbreite als Summe der Zeitkonstanten:

$$\omega_{-3dB} \approx \sum \frac{1}{\tau_k} = \sum \frac{1}{R_k C_k}$$

Frequenzen des dominierenden Pols f_d und somit die Bandbreite: $f_d = \frac{1}{2\pi \cdot R_d \cdot C_d}$

9.2 Kapazitäten

Knotenkapazität hoch (einige pF):

Knoten mit C als passive Schaltungskomponente

Knotenkapazität mittel (wenige pF):

Parasitäre Kapazitäten verstärkt durch Miller-Effekt. Häufig C_{GD} eines verstärkenden Transistors.

Knotenkapazität tief (fF):

Knoten mit parasitären Kapazitäten. Von diesen Knoten ist in der Regel der Gate-Knoten mit der höchsten Kapazität belastet.

9.4 Miller-Kapazität

Die Miller-Kapazität C_m , die zwischen Ein- und Ausgang eines Verstärkers mit Verstärkung A liegt, erscheint:

- multiplizieren mit $(1-A)$ parallel zum Eingang (C_{mi})
- multiplizieren mit $(1-1/A)$ parallel zum Ausgang (C_{mo})

C_m wird entfernt und durch C_{mi} und C_{mo} ersetzt.

Miller-C schiebt f_d nach unten, f_{nd} nach oben.

Eingangskapazität:

$$C_{in} = C_{GS} + A \cdot C_{GD}$$

9.5 Typ. Kapazitäten

Arbeitsbereich	C_{GS}	C_{GD}	C_{SB}	C_{DB}
Gesättigt	$C_{GS0} + 2/3 C_{ox}$	C_{GD0}	$C_{jSBt} + 2/3 C_{BCt}$	C_{jDBt}
Typ. Wert	33 fF	1.2 fF	10 fF	7 fF
Ungesättigt	$C_{GS0} + 1/2 C_{ox}$	$C_{GD0} + 1/2 C_{ox}$	$C_{jSBt} + 1/2 C_{BCt}$	$C_{jDBt} + 1/2 C_{BCt}$
Typ. Wert	26 fF	26 fF	10 fF	10 fF

$$C_{ox} = C_{ox} \cdot W \cdot L_{eff} \quad C_{BCt} = C_{jBC} \cdot W \cdot L_{eff} \quad C_{jSBt} = C_{jSB} \cdot A_S + C_{jswSB} \cdot P_S \quad C_{jDBt} = C_{jDB} \cdot A_D + C_{jswDB} \cdot P_D$$

Wenn $V_{SB} = 0$, dann C_{SB} ignorieren und $C_{DB} = C_{DS}$

10 MOS Operationsverstärker

OTA: Hohe Eingangsimpedanz, hohe Ausgangsimpedanz.

Verhalten einer spannungsgesteuerten Stromquelle.

Aufbau	Differenzstufe (Eingangsstufe)	→	Verstärkerstufe (Integrationsstufe)	→	Leistungsstufe (Ausgangsstufe)
	Differenzbildung ($V^+ - V^-$) und Verstärkung		Erhöht Verstärkung, meist für Bandbreite bestimmt		Impedanzwandler, liefert Strom (fehlt beim OTA)

Kaskadierung Es können nicht beliebig viele Stufen kaskadiert werden. Mind. 90° Phase pro Stufe

Vorgehen der Frequenzanalyse:

1. DC Verstärkung berechnen (aus Kleinsignalersatzschaltung für tiefe Frequenzen)
2. Die für die Übertragungsfunktion relevante Pole (und Nullstellen) des Systems finden. Frage: An welchem Knoten befinden sich gleichzeitig ein hoher Widerstand und eine grosse Kapazität, also ein grosses RC-Produkt.
3. Einzeichnen der einzelnen Pole (und allenfalls Nullstellen) ins Bode-Diagramm.

Für eine grobe Analyse des Frequenzverhaltens genügt es somit, die Knoten zu suchen, bei denen das grösste RC-Produkt auftritt. Dort wird der dominierende Pol entstehen, welcher einen Abfall des Frequenzganges um 20dB/Dek einleitet.

9.3 Widerstände

Knotenimpedanz praktisch unendlich ($G\Omega$):


$r_{iG} \rightarrow \infty$ Gate

Knotenimpedanz sehr hoch ($M\Omega$):

$r_{DS} = \frac{1}{g_0}$ Drain wenn Stromquelle

Knotenimpedanz tief ($k\Omega$):

$\frac{1}{g_m}$ Drain wenn Diodenschaltung, Source wenn Stromquellenschaltung



10.1 Differenzstufe

Eigenschaften der Differenzstufe bei Strong Inversion:

$$V_d = \pm \frac{1}{2} \sqrt{\frac{I_Q}{\mu C_{ox} \frac{W}{L}}} \quad \text{Linearität der Diff-Stufe gut. An der Linearitätsgrenzen fliesst } I_D = 0.74I_Q \text{ bzw. } I_D = 0.26I_Q$$

$$V_d = \pm \sqrt{\frac{I_Q}{\mu C_{ox} \frac{W}{L}}} \quad \text{In einem der Zweige fliesst } I_D = 0.93I_Q, \text{ im anderen } I_D = 0.07I_Q$$

$$V_d = \pm \sqrt{2} \sqrt{\frac{I_Q}{\mu C_{ox} \frac{W}{L}}} \quad \text{Der gesamte } I_Q \text{ fliesst in einem der beiden Zweigen.}$$

Wichtig: Im Arbeitspunkt fliesst gleich viel Strom im linken so wie im rechten Pfad. $I_B = I_{N1} + I_{N2}$

10.2 Slew-Rate

Definition	$SR = \frac{dv_0}{dt} = \frac{I_{out}}{C_L} \text{ [V}/\mu\text{s]}$	Maximal mögliche Ausgangsspannungsänderung pro Zeiteinheit.
Differenzstufe	$SR_r = SR_f = \frac{I_Q}{C_L}$	Vorgehen bei mehrstufigem Verstärker: 1. SR jeder Verstärkerstufe einzeln untersuchen 2. Auf Ausgang beziehen (SR·A) 3. Verstärkerstufe mit kleinster SR ist dominant
Mehrstufige Verstärker	$ SR = \frac{dv_{CL}}{dt} \cdot A = \frac{I_Q}{C_L} \cdot A$	
Praxis	Designregel für grosse SR: I_Q gross, C_L klein	


10.3 Wichtige Formeln

Transkonduktanz Differenzstufe	Ohne Stromspiegel $g_{md} = \frac{\delta i_{out}}{\delta V_d} = \frac{i_{out}}{v_d} = -\frac{g_m}{2}$ Mit Stromspiegel $g_{md} = \frac{\delta i_{out}}{\delta V_d} = \frac{i_{out}}{v_d} = -g_m$
Verstärker Differenzstufe	Bei Widerstandslast $i_{out} = -\frac{g_m v_d}{2} \quad a \approx -\frac{g_m r_{out}}{2}$ Bei Stromspiegellast $i_{out} = -g_m v_d \quad a \approx -g_m r_{out}$
Grenzwert bei Strong Inversion	$a = V_A \sqrt{\frac{\mu C_{ox} \frac{W}{L}}{I_Q}}$ (Bedingung: $a_{EN} = a_{EP}$)
Grenzwert bei Weak Inversion	$a = \frac{V_A}{2n_M V_{temp}}$
Gain-Bandwidth-Product	$GBP = a \cdot f_{P1} = -\frac{g_m}{2\pi C_L}$
Input Common Mode Range ($I_{SS} = I_{bias} \frac{(W/L)_{N1}}{(W/L)_{N5}}$)	$V_{inp,max} = (V_{DD} - V_{SS}) - V_{GS,P1} - V_{DS,sat,N1} + V_{GS,N1}$ $V_{inp,min} = V_{SS} + V_{DS,sat,N5} + V_{GS,N1}$ Wenn $V_{DS,sat} \approx \sqrt{\frac{2I_D}{\mu C_{ox} \frac{W}{L}}}$ dann gilt: $V_{inp,max} = (V_{DD} - V_{SS}) - V_{T,P1} - \sqrt{\frac{I_{SS}}{\mu C_{ox,P1} \frac{W}{L}}} + V_{T,N1}$ $V_{inp,min} = V_{SS} + \sqrt{\frac{2I_{SS}}{\mu C_{ox,N5} \frac{W}{L}}} + V_{T,N1} + \sqrt{\frac{I_{SS}}{\mu C_{ox,N1} \frac{W}{L}}}$
Common mode rejection ratio	$v_{DM} = v_{in1} - v_{in2}$ differential mode $v_{CM} = \frac{v_{in1} + v_{in2}}{2}$ common mode $a_{DM} = \left. \frac{v_O}{V_{DM}} \right _{V_{CM}=0}$ (ideal $a_{DM} = \infty$) Gegentaktverstärkung $a_{CM} = \left. \frac{v_O}{V_{CM}} \right _{V_{DM}=0}$ (ideal $a_{CM} = 0$) Gleichtaktverstärkung $CMRR = \left \frac{a_{DM}}{a_{CM}} \right = \frac{r_q}{r_s} = \frac{g_m}{g_{ob}}$ (ideal $CMRR = \infty$) mit r_q : Innenwiderstand von I_q , Gleichtaktunterdrückung
Power supply rejection ratio	$a_{ps} = \left. \frac{\delta v_O}{\delta V_{DD}} \right _{V_I=const} = \left. \frac{v_O}{v_{DD}} \right _{v_I=0}$ (ideal $a_{ps} = 0$) $PSRR_+ = \left \frac{a_{DM}}{a_{PS+}} \right $ $PSRR_- = \left \frac{a_{DM}}{a_{PS-}} \right $
Offset-Designregeln	Random Offset Matching von Parametern der Transistoren: Layout für gutes Matching → Common Centroid, höheres $V_{GS} - V_T$ für Stromspiegel, grosses W/L für Eingangstransistoren. Systematic Offset Symmetrie der Differenzstufe, gleiche V_{DS} und L der zu einem Stromspiegel gehörenden Transistoren, gleiche Stromdichten $\frac{I_D}{W/L}$ in Stromspiegeltransistoren. Dies ist auch zwischen der ersten und der zweiten Verstärkerstufe zu beachten. (P2, P3) $\frac{I_{D,P3}}{(W/L)_{P3}} = \frac{I_{D,P2}}{(W/L)_{P2}}$

11 Stabilität von MOS OpAmp

Loop-Gain $T(s) : T(s) = A(s) \cdot F(s)$

Phasenmarge bei $f_{krit}(a_L = 1)$	Verhalten des Verstärkers (System mit zwei weit auseinanderliegenden Polen)
$\varphi_M \leq 0^\circ$	Gegengekoppelter Verstärker schwingt selbständig
$\varphi_M > 0^\circ$	Gedämpftes Überspringen der Sprungantwort
$\varphi_M = 65^\circ$	Peaking verschwindet. Einziger Überschwinger mit 4.7% Sprunghöhe
$\varphi_M \geq 75^\circ$	Kein Überspringen



Regelkreis Bodediagramm	Rückgekoppelter Verstärker
Stabilitätskriterien	$\varphi = 180^\circ \Rightarrow A(s) \cdot F(s) < 1$ $ A(s) \cdot F(s) = 1 \Rightarrow 180^\circ - \varphi > 0; \varphi_M > 0^\circ$
Phasenmarge	$\varphi_M = 180^\circ - \varphi = 90^\circ - \arctan(\frac{GBP}{f_{P2}})$
Designregel	Der 1. Pol muss in der ersten Stufe realisiert werden. Der 2. Pol f_{nd} soll bei ca. $3 \cdot GBP$ gewählt werden. Dies ergibt eine Phasenmarge von 72° und somit kaum Überspringen


12 Realisierungsformen von OpAmps

Ein einstufiger OTA wird bereits durch eine Differenzstufe realisiert. In der Praxis wird ein OTA aber nie so realisiert, da eine Last am Ausgang die Symmetrie der Differenzstufe stört. Der einfachste zweistufige OTA besteht aus einem Differenzverstärker und einem einstufigen Verstärker in Source. Ein Merkmal ist, dass der Bias Strom an zwei Stellen gespiegelt wird.

Symmetrischer OTA

Teloscope cascade OTA

Folded cascode OTA



OTA-Typ	a	r_{out}	BW	GBP	Bemerkung
Symmetrischer OTA	$B \cdot g_{m,N1} \cdot r_{out}$	$(r_{DS,N3} r_{DS,P3})$	$\frac{1}{2\pi \cdot r_{out} C_L}$	$B \cdot \frac{g_{m,N1}}{2\pi \cdot C_L}$	
Teloscope Cascode	$-g_{m,N1,2} \cdot r_{out}$	$(r_{K,N} r_{K,P})$	$\frac{1}{2\pi \cdot r_{out} C_L}$	$\frac{g_{m,N1,2}}{2\pi \cdot C_L}$	$r_{K,N,K,P} \approx r_{DS} \cdot (2 + g_m \cdot r_{DS})$ Vorteil: Hohe Verstärkung, Geringer Stromverbrauch
Folded Cascode	$g_{m,N1,2} \cdot r_{out}$	$(r_{K,N} r_{K,P})$	$\frac{1}{2\pi \cdot r_{out} C_L}$	$\frac{g_{m,N1,2}}{2\pi \cdot C_L}$	Vorteil: Hohe Verstärkung Nachteil: Hoher Stromverbrauch

Miller OTA -Desinggleichungen

Schaltung:	Wichtige Parameter: (Mit C_c von Knoten 2 nach Knoten 3)	
	Dominanter Pol:	$f_d = f_{K2} = \frac{1}{2\pi R_{K2}(C_{N2} + a_2 C_c)} \approx \frac{1}{2\pi R_{K2} \cdot a_2 C_c}$
	Nondominanter Pol:	$f_{nd} = f_{K3} = \frac{1}{2\pi R_{K3} C_L} \approx \frac{g_{m,P3}}{2\pi C_L}$
	3dB Bandbreite:	$BW \approx f_d = f_{K2} = \frac{1}{2\pi R_{K2} \cdot a_2 C_c}$
	Phasenmarge:	$\varphi_M = 90^\circ - \arctan(\frac{GBP}{f_{nd}})$
	Gain-Bandwidth Produkt:	$GBP = a_1 \cdot a_2 \cdot f_d = \frac{g_{m,N1,2} \cdot R_{K2} \cdot g_{m,P3} \cdot R_{K3}}{2\pi R_{K2} \cdot a_2 C_c} = \frac{g_{m,N1}}{2\pi C_c}$
	zusätzliche Nullstelle:	$f_z \approx \frac{g_{m,P3}}{2\pi C_c}$
	Verstärkung:	$a = a_1 \cdot a_2 = g_{m,N1,2} \cdot R_{K2} \cdot g_{m,P3} \cdot R_{K3} = g_{m,N1,2}(r_{DS,N2} r_{DS,P2}) \cdot g_{m,P3}(r_{DS,N3} r_{DS,N3} R_L)$
	Wichtige Parameter: (Mit C_1 von Knoten 2 nach GND)	
	Dominanter Pol:	$f_d = \frac{1}{2\pi R_{K2} C_1}$


13 Spannungsreferenzen

In vielen Anwendungen benötigt man eine Spannung, die unabhängig von Betriebsspannungsschwankungen oder Temperaturänderungen ist. Eine solche Spannungsquelle wird als Spannungsreferenz bezeichnet.

Spannungsteiler

MOS-Diode


Bandgap-Spannungsreferenz




S = Sensitivität	Temperatur	VDD/VSS	Prozessvariation
Spannungsteiler	S klein	$S = 1$	$S = \text{klein}$
MOS-Diode	S klein	$S < 1$	S: Darf nicht vernachlässigt werden
Bandgap	Abhängig von R und von $V_{temp} = \frac{kT}{e}$	0 (unabhängig von VDD/VSS)	klein

13.1 Bandgap-Spannungsreferenzen

In vielen Anwendungen benötigt man eine Spannung, die unabhängig von Betriebsspannungsschwankungen oder Temperaturänderungen ist. Die Bandgap ist eine Möglichkeit, eine Spannungsreferenz zu erhalten.



13.2 Realisierung



13.3 Offsetfehler

Die Bandgap-Schaltung hat den Nachteil, dass V_{ref} stark vom Offset-Spannungsfehler V_{os} des Opamp abhängt.

$$V_{ref} = V_{EV1} + \frac{R_2}{R_3} \cdot V_{temp} \cdot \left[\frac{R_2 A_2}{R_1 A_1} \cdot \left(1 - \frac{V_{eff}}{R_2 I_2} \right) \right] - \left(1 + \frac{R_2}{R_3} \right) \cdot V_{os}$$

13.4 Diverses

dB Umrechner

$x = 10 \cdot \log(P)$	Leistungsintensität
$x = 20 \cdot \log(A)$	Amplitudenintensität